Булах Дмитрий Александрович
к.т.н., доцент кафедры ПКИМС

Лингвистические средства проектирования

Курс "Лингвистические средства проектирования" читается студентам 3 курса, обучающимся на кафедре ИЭМС (группы ЭН-41, ЭН-42, ЭН-43) в восьмом (весеннем) семестре.

План курса:

  • 10 лекций;
  • 5 лабораторных работ;

Самостоятельная работа к лекциям не предусмотрена

Изучение дисцины "Лингвистические средства САПР" заканчивается зачётом.


КРАТКАЯ АННОТАЦИЯ

Лекционный материал предусматривает изучение назначения и синтаксических конструкций языка VHDL, позволяющих описывать схемы на различных уровнях абстракции. Приводятся примеры использования параллельных и последовательных конструкций языка, операторов генерации структур. Даётся краткое сравнение языков VHDL и Verilog HDL.

Лабораторные работы посвящены разработке описания комбинационных и последовательностных схем на трёх уровнях представления:

  1. структурном (на уровне вентилей);
  2. регистровом (на уровне регистровых передач);
  3. поведенческом (на уровне описания алгоритма работы схемы);

Материалы к лекциям

Лекция Рассматриваемые вопросы Презентация PDF

Лекция 1

Введение в проектирование цифровых устройств на языке VHDL

Основы языков описания и моделирофания цифровых схем. Синтаксис языка VHDL. Описание инфтерфейса и архитектурного тела.


Лекция 2

Основы описания архитектурных тел

Синтаксис описания интерфейсов: карта портов, карта настраиваемых параметров. Синтаксис описания архитектурных тел для различных уровней абстракции: структурного, регистрового, поведенческого.


Лекция 3

Разработка поведенческого описания

Синтаксис описания процессов. Формы записи оператора wait. Условный оператор. Пример использования переменных.


Лекция 4

Последовательные операторы языка VHDL

Последовательные операторы языка VHDL. Описания с использованием векторных типов данных. Конфигурации.


Лекция 5

Параллельные операторы языка VHDL

Параллельные формы операторы назнаения сигнала. Типы задержек. Блоки параллельных конструкций. Оператор генерации кода.


Лекция 6

Сравнение HDL языков. VHDL vs Verilog HDL

Краткое сравнение языков разработки аппаратуры. Основные конструкции языка Verilog HDL.


Лекция 7

Сравнение HDL языков. VHDL vs SystemC

Библиотека SystemC. Описание комбинационных и последовательностных схем. Иерархия в проектах на SystemC.


Лекция 8

Моделированеи и синтез

Рассмотрение базовых алгоритмов моделирования цифровых схем. Методы синтеза конструкций HDL языков.


Лекция 9

Открытый маршрут проектирования OpenLANE

Настройка OpenLANE. Моделирование дизайнов. Разработка своего дизайна.


Тематика лабораторных работ

Все лабораторные работы выполняются в лабораториях ВЦ МИЭТ в ОС Windows с использованием виртуальных машин.

Лабораторная работа Рассматриваемые вопросы Материалы

Задание 1

Знакомство со средой проектирования. Моделирование простых комбинационных вентилей. Временное и функциональное моделирование.

Задание: для каждого из элементов представить описание и тестовое окружение, показать результаты моделирования, иллюстрирующие корректность описания.

Важно:

  1. не должно быть идентичных входных воздействий на разных входах многовходовых элементов;
  2. необходимо так подобрать входные воздействия, чтобы каждый из выходов переключился как минимум два раза.


Задание 2

Описание и моделирование комбинационных схем.

Задание: для схемы согласно варианту представить:

  1. описание и тестовое окружение всех элементов схемы (библиотека);
  2. структурное описание всей схемы;
  3. регистровое описание всей схемы;
  4. поведенческое описание всей схемы.

Важно:

  1. не входах необходимо перебрать всю таблицу истинности, все комбинации входных воздействий;
  2. используемый тип даных - std_logic.

ЭН-41

ЭН-42

ЭН-43

Задание 3

Описание и моделирование последовательностных схем. Проектирование комбинационных элементов и элементов с памятью, формирование библиотеки элементов. Проектирование структурного, регистрового и поведенческого описания. Описание конфигурации.


ЭН-41

ЭН-42

ЭН-43

Ваши преподаватели

Лектор

Дмитрий Булах
Булах Дмитрий Александрович

к.т.н., доцент кафедры ПКИМС

УспеваемостьОбновлено
16 мая 2023

Итоговая аттестация


Рекомендуемая литература

Клик по обложке - переход к файлообменнику

...
Бибило П.Н.
Основы языка VHDL.

...
Суворова Е.А., Шейнин Ю.Е.
Проектирование цифровых систем на VHDL.

...
Поляков А.К.
Языки VHDL и Verilog в проектировании цифровой аппаратуры.