Булах Дмитрий Александрович
к.т.н., доцент кафедры ПКИМС

Лингвистические средства проектирования

Курс "Лингвистические средства проектирования" читается студентам 3 курса, обучающимся на кафедре ИЭМС (группы ЭН-41, ЭН-42, ЭН-43) в восьмом (весеннем) семестре.

План курса:

  • 12 лекций;
  • 6 лабораторных работ;

Самостоятельная работа к лекциям не предусмотрена

Изучение дисцины "Лингвистические средства САПР" заканчивается зачётом.


КРАТКАЯ АННОТАЦИЯ

Лекционный материал предусматривает изучение назначения и синтаксических конструкций языка VHDL, позволяющих описывать схемы на различных уровнях абстракции. Приводятся примеры использования параллельных и последовательных конструкций языка, операторов генерации структур. Даётся краткое сравнение языков VHDL и Verilog HDL.

Лабораторные работы посвящены разработке описания комбинационных и последовательностных схем на трёх уровнях представления:

  1. структурном (на уровне вентилей);
  2. регистровом (на уровне регистровых передач);
  3. поведенческом (на уровне описания алгоритма работы схемы);

Материалы к лекциям

Лекция Рассматриваемые вопросы Презентация PDF

Лекция 1

Введение в проектирование цифровых устройств на языке VHDL

Основы языков описания и моделирофания цифровых схем. Синтаксис языка VHDL. Описание инфтерфейса и архитектурного тела.



Video

Лекция 2

Основы описания архитектурных тел

Синтаксис описания интерфейсов: карта портов, карта настраиваемых параметров. Синтаксис описания архитектурных тел для различных уровней абстракции: структурного, регистрового, поведенческого.


Лекция 3

Разработка поведенческого описания

Синтаксис описания процессов. Формы записи оператора wait. Условный оператор, оператор множественного выбора. Пример использования переменных.


Лекция 4

Разработка поведенческого описания

Типы данных в языке VHDL. Скалярные и векторные данные. Последовательные конструкции в процессах: циклы. Описание конфигураций.


Лекция 5

Параллельные операторы языка VHDL

Полная форма записи оператора назначения сигнала. Виды задержек. Параллельне аналоги последовательных операторов. Оператор генерации кода.


Лекция 6

Сравнение HDL язков

Краткое сравнение языков разработки аппаратуры. Основные конструкции языка Verilog HDL. Синтаксис описания вентилей на SystemC.


Лекция 7

Основные проблемы при разработке схем и их сдаче

В этой лекции я вкратце рассказываю о том, какие САПР и какое ПО можно использовать для сдачи лабораторных работ, а также рассмотрел основные шибки при сдаче лабораторных работ.

Лекция 8

Моделированеи и синтез

Рассмотрение базовых алгоритмов моделирования цифровых схем. Методы синтеза конструкций HDL языков.


Тематика лабораторных работ

Все лабораторные работы выполняются в лабораториях ВЦ МИЭТ в ОС Windows с использованием виртуальных машин.

Лабораторная работа Рассматриваемые вопросы Материалы

Задание 1

Знакомство со средой проектирования. Знакомство с синтаксисом языка. Моделирование простых отдельных комбинационных элементов. Моделирование цифровых элементов с учётом и без учёта задержек. Моделирование простой последовательностной схемы триггера. Сравнение использования типов данных для работы с двузначной и многозначной логикой.


Не предусмотрены

Задание 2

Описание и моделирование комбинационных схем. Проектирование библиотеки комбинационных элементов. Проектирование структурного, регистрового и поведенческого описания.


Не предусмотрены

Задание 3

Описание и моделирование последовательностных схем. Проектирование комбинационных элементов и элементов с памятью, формирование библиотеки элементов. Проектирование структурного, регистрового и поведенческого описания. Описание конфигурации.


Не предусмотрены

Задание 4

Описание последовательностной схемы на любом из уровней абстракции на языке Verilog HDL. Совмещение тестовых схем на языках Verilog HDL и VHDL.


Не предусмотрены

Ваши преподаватели

Лектор

Дмитрий Булах
Булах Дмитрий Александрович

к.т.н., доцент кафедры ПКИМС

УспеваемостьОбновлено
16 марта 2021

Итоговая аттестация

Вопросы появятся ближе к зачёту

Рекомендуемая литература

Клик по обложке - переход к файлообменнику

...
Бибило П.Н.
Основы языка VHDL.

...
Суворова Е.А., Шейнин Ю.Е.
Проектирование цифровых систем на VHDL.

...
Поляков А.К.
Языки VHDL и Verilog в проектировании цифровой аппаратуры.