Лингвистические средства проектирования

Курс "Лингвистические средства проектирования" читается студентам 3 курса, обучающимся на кафедре ИЭМС (группы ЭН-41, ЭН-42, ЭН-43) в восьмом (весеннем) семестре.
План курса:
- 12 лекций;
- 6 лабораторных работ;
Самостоятельная работа к лекциям не предусмотрена
Изучение дисцины "Лингвистические средства САПР" заканчивается зачётом.
КРАТКАЯ АННОТАЦИЯ
Лекционный материал предусматривает изучение назначения и синтаксических конструкций языка VHDL, позволяющих описывать схемы на различных уровнях абстракции. Приводятся примеры использования параллельных и последовательных конструкций языка, операторов генерации структур. Даётся краткое сравнение языков VHDL и Verilog HDL.
Лабораторные работы посвящены разработке описания комбинационных и последовательностных схем на трёх уровнях представления:
- структурном (на уровне вентилей);
- регистровом (на уровне регистровых передач);
- поведенческом (на уровне описания алгоритма работы схемы);

Приглашаю всех на лекцию выпускника нашей кафедры!

Материалы к лекциям
Тематика лабораторных работ
Все лабораторные работы выполняются в лабораториях ВЦ МИЭТ в ОС Windows с использованием виртуальных машин.
Лабораторная работа | Рассматриваемые вопросы | Материалы |
---|---|---|
Задание 1 |
Знакомство со средой проектирования. Знакомство с синтаксисом языка. Моделирование простых отдельных комбинационных элементов. Моделирование цифровых элементов с учётом и без учёта задержек. Моделирование простой последовательностной схемы триггера. Сравнение использования типов данных для работы с двузначной и многозначной логикой. |
Не предусмотрены |
Задание 2 |
Описание и моделирование комбинационных схем. Проектирование библиотеки комбинационных элементов. Проектирование структурного, регистрового и поведенческого описания. |
Не предусмотрены |
Задание 3 |
Описание и моделирование последовательностных схем. Проектирование комбинационных элементов и элементов с памятью, формирование библиотеки элементов. Проектирование структурного, регистрового и поведенческого описания. Описание конфигурации. |
Не предусмотрены |
Задание 4 |
Описание последовательностной схемы на любом из уровней абстракции на языке Verilog HDL. Совмещение тестовых схем на языках Verilog HDL и VHDL. |
Не предусмотрены |